سلام، ميشه بگي رو چه متودولوژي كار ميكني؟ من خيلي وقته ديگه از اين كارا نكردم، ولي تا اونجا كه يادم هست. اين اواخر زبان systemC و SystemVerilog اومده بود كه بتونه بحث نرم افزار و سخت افزار رو تو SOC ها حل كنه! حالا نميدونم ابزار سنتز هاي درست حسابي براي اين زبونها ايجاد شده يا نه؟ حدود 5 6 سال پيش فقط sysnopsys بود كه systemC رو براي سنتز پشتيباني ميكرد. به گمونم شما براي كار با xillinx الان از ISE و EDK استفاده ميكنيد
دوست عزیز مطمئن هستید که تفاوت متودولوژی طراحی و ابزار طراحی را بدرستی می دانید؟
ابزار هایی که فرمودید ابزار های طراحی هستند که در رشته های مختلف استفاده می شوند و مختص SOC نیستند!

همون 5 یا 6 سال پیش هم ISE رو علاوه بر نرم افزارهای دیگه استفاده می کردم(ISE سال 2000 عرضه شده پس چندان جدید هم نیست؟!)

در مورد "بحث نرم افزار و سخت افزار رو تو SOC ها حل كنه!" اگر امکان دارد توضیح دهید که چه بحثی؟
تا جایی که من اطلاع دارم System Verilog تلفیق زبان توصیف Vierilog HDL با زبان های اعتبار سنجی(HVL) است که در نهایت اعتبار سنجی و اطمینان ازصحت مدار را همزمان با نوشتن کد اصلی و با همان گرامر شبیه به Verilog امکان پذیر می سازد و قطعآ این مشکل یا به قول شما بحث مختص به SOC نیست!

و در نهایت نکته دستور زبانی: SOC به نظر من قابل جمع بستن نیست که با "ها" جمع بسته اید.مثل این است که بگوییم رشته مخابرات ها، رشته برق ها.آیا به نظر شما صحیح است؟